较7nm提升88% 台积电5nm工艺比预期更强

作者:贾桂鹏 来源:原创 2020-03-25

  近期关于台积电5nm的消息越来越多,据悉,4月份他们就将开始大规模量产5nm芯片,目前,全部产能已经被苹果和华为预定。

  到现在为止,台积电还没有公布5nm工艺的具体指标,不过,在一篇相关的论文中我们发现了一张台积电5nm晶圆管结构侧视图,它可以比台积电自己宣称的5nm工艺性能更强。

  根据侧视图得出分析,台积电5nm的栅极间距为48nm,金属间距为30nm,鳍片间距25-26nm,单元高度为180nm,所以,计算得出台积电5nm晶体管密度为每平方毫米1.713亿个,而7nm晶体管密度为9120万个,相比之下,5nm在这一数字上增加了88%,而台积电此前表示增加了84%。

较7nm提升88% 台积电5nm工艺比预期的更强

  此前,16nm和10nm的晶体管密度分别为2888万个和5251万个,5nm晶体管密度已经达到了这两种工艺的6倍和3.3倍。

  据悉,今年5nm工艺大规模量产将会给台积电带来非常可观的收入,在年初的财报分析师会议上,台积电CEO、董事长魏哲家表示,5nm的产能将在今年下半年有快速而且平稳的增长,预计它将会贡献台积电10%的营收。

  虽然,现在还是有不少人在质疑台积电的工艺问题,但是,以推进速度来看,目前,台积电确实走在了全球晶圆厂的最前端。